Форум myROBOT.ru » Лаборатория » Микроконтроллеры » Периферийное(граничное) сканирование (JTAG)

Страниц (1): [1]
 

1. Di-man - 15 Мая, 2016 - 19:05:02 - перейти к сообщению
Помогите пожалуйста.
Прочитал кучу информации по JTAG и походу запутался,каша в голове.

Суть такая , есть ПЛАТА АЦП на ней установлена ПЛИС XC6SLX100T-3FGG484I с интерфейсом JTAG (больше нет элементов поддерживающие периферийное сканирование) , естественно есть вход JTAG.

В общем случаи нужно протестировать эту плату АЦП, как то сделать? (кластерное сканирование)

(Создать отдельную плату с интерфейсом JTAG?

Какие элементы на отладочной плате необходимы? ( возможно микроконтроллер, если да, то какой?)
и достаточно ли будет микроконтроллер на плате. Какие еще элементы использовать ( МК плюс разъем JTAG достаточно? )
Если можно принципиальную схему.)
по итогам требуется составить структурную схему проверки платы АЦП с помощью периферийного сканирования и выполнить тестирование кластеров (на кз, и повреждение дорожек)
(и нужно ли использовать LVDS передатчик/приемник что бы это выполнить?( что бы передать количество диф.сигналов ) )

Спасибо.
2. Predator - 19 Мая, 2016 - 14:03:49 - перейти к сообщению
это практическая задача или теоретическая?
В первом случае обязательно JTAG? какую информацию нужно выдать по результатам?

Может достаточно чипскопом просмотреть сигнал с АЦП (и возможно других элементов)...
Если это единственная плата (небольшая партия), то самым надежным способом будет реализовать в ней тестовый обмен информацией ПЛИСины с перефирией (памятью, АЦП...). И вы никак не узнаете КЗ это между дорожками или ногу соседней микросхемы прошибло, если эта соседняя микросхема не поддерживает переферийного сканирования.
3. Ленинград 1980 - 04 Июля, 2017 - 12:33:31 - перейти к сообщению
Вариантов тут много.
Есть АЦП, у которых есть тестовые режимы. То есть там подаешь что-то на какой-нить пин, и она тебе в ответ выдает какую-нибудь шахматку. Тогда, в противовес ответившему вам, реально возможна диагностика. Сам АЦП не должен поддерживать периферийное сканирование, тестирование производится за счет соседнего компонента с JTAG. Ну и понятно, что выводы АЦП должны быть подключены к JTAG-компоненту, особенно пины, включающие какие-нибудь тестовые режимы.
Можно закольцевать АЦП на ЦАП, если ЦАП есть на плате.
Можно использовать на входе генератор аналогового сигнала, выставлять тестовые напряжения, а цифровой выход ловить JTAG-компонентом с помощью периферийного сканирования. Причем этот процесс сейчас можно автоматизировать в рамках одной тестовой программы.
Можно использовать тестер периферийного сканирования, у которого помимо JTAG-интерфейсов, есть тестовые каналы для аналоговых измерений/стимуляций. В этом случае будет использоваться один программно-аппаратный комплекс.
4. Goras - 16 Января, 2022 - 14:28:08 - перейти к сообщению
Ну в принципе да

Цитата:
Можно использовать тестер периферийного сканирования, у которого помимо JTAG-интерфейсов, есть тестовые каналы для аналоговых измерений/стимуляций. В этом случае будет использоваться один программно-аппаратный комплекс.


Но усложнять и без того сложную схему нецелесообразно
5. Alexmass - 16 Января, 2022 - 14:32:28 - перейти к сообщению
Ну так бываю случаи когда без сложного варианта не обойтись. Да и усложнение понятие растяжимое

Цитата:
Но усложнять и без того сложную схему нецелесообразно


В этой конфигурации все верно собрано, я так вижу. Ну и тот факт что производитель JTAG уже давно попал в каталог фирм которые выпускают выосокачественную продукцию говорит о многом в пользу производителя.